不论一阶二阶，主要考虑对称性（即Panel对Panel，Signal对Signal），另外就是出线（即信号流向）的方向，来定义层叠，层叠不是一次性就订好的，而是应该要依据Layout的出现方式细调一下。一阶，二阶，乃至以后的更高阶都是按这些个规则来定义。主要考虑的是厂商加工能力，即设计要让板厂能够很方便的制作。对称的设计就为了方便板厂制作。

  TOP-S-GND-POWE-S-BOTTOM,即GND（属于平面层）对Power（属于平面层），S对S，TOP对BOTTOM

  微孔可以直接打在焊盘上面，所以通常电源层通过盲孔后再经过3~4个微孔到滤波元件的焊盘，图中只是以一个微孔来说明微孔与盲孔的连接关系。

  需要控制阻抗（通常为差分100Ω），地址不需要控制阻抗，数据常常要控制在50Ω（目前手机的设计对这个控制比较难，基本没做阻抗控制），线宽，线距能做到多少需要与Vendor沟通结合其加工能力来确定。

  7. 时钟走线的长度，宽度及保护要如何去做？通常时钟主要考虑干扰的问题，不要干扰到别人，四面包地最好，不能够做到的话就垂直布线。同层串扰尽量加大线W原则，邻层的话若保证不了上次都包地的话就垂直布线，但必须有一层是地。若时钟有阻抗要求的话，则需先满足阻抗控制，然后再考虑通用时钟的规则。时钟属于干扰源。

  主要满足差分的布线规则，宽度是没有太高要求以Vendor加工能力为主。保护是必须的，因为IQ是

  馈电点焊盘大小尺寸为：馈电点的焊盘应该不小于2x3mm ；馈电点应该靠边缘，焊盘面积下PCB 所有层掏空；双馈点时

  与地焊盘的中心距应在4～5mm 之间。含金属结构的元件，如喇叭、振子、摄像头基板等金属要尽量远离天线，在不能避免的时候要尽量接地；手机PCB 的长度对

  FA 天线的性能有重要的影响，目前直板机PCB 最好在75-105mm 之间这个水平。

  （2）:单极天线：天线必须悬空,平面结构下不能有PCB 的Ground。一般内置天线mm 以上（水平方向），在天线正下方到主板的高度必须在5mm 以上。天线与主板只有一个馈电点，是射频输出。（3）：

  基带信号走线过孔时候需不需要额外的考虑？射频信号过孔的考虑是什么？从焊盘直接打孔到地的好处和坏处？一般过孔尺寸多大？射频部分接地的过孔一般多大较好？像PA等

  电源过孔按载流来设计，对超过1A的电流微孔=盲孔=激光孔（这个是从工艺角度来说的，而不是说在哪一层）孔建议为不少于3个（微孔孔径为4mil，焊盘为12mil），埋孔建议一个以上（而且是作为一个打孔，一般孔径为8mil，焊盘为18mil，通常是内层一个埋孔连接微孔，与Vendor的加工能力有关。在PA 部分Layout评审的时候能按这个规则去评审一下打孔情况，这个数据会随厂商加工能力而变，需与厂商沟通）。过孔就是一个铜柱。很高很高频段的时候能用HFSS或ADS去建模仿线G以内的产品感觉不需要非常考虑过孔的影响。

  关于什么样的器件过孔需直接到主地的问题，实际上的意思就是干扰的问题。一般来说主要是强干扰源器件和对干扰敏感部分的过孔需要直接过孔至主地，如：VCTXCO,等干扰源器件的走线上的电容、电感等相关器件的接地需直接打孔至主地,此即产生强干扰的走线，而像Rx路径这些对干扰敏感度高的走线上的器件亦需要直接过孔至主地。缘由是对射频来说回路电感最小即回流路径最短。对射频部分器件的接地，可同相关器件的FAE做沟通，以使设计更符合要求。

  引脚和地线引脚之间应进行去耦。去耦电容应贴近芯片安装，使去耦电容的回路面积尽可能减小。。2）尽量加宽

  两种情况），有说会导致阻抗不匹配，那是否和频率有关呢，多少频率以上才会有较大影响？如下图1所示2.还是如上图，如果

  通过大电流的能力（载流能力），通常的方法是给该导线镀锡（或者上锡）；下面以在PCB顶层

  不同大小的线呢？小可初学PCB，在用BlazeRouter自动布线时，所有网络的

  。· 数字电路的PCB可用宽的地导线组成一个回路，即构成一个地网来使用，模拟电路的地不能这样使用。· 用大面积铜层作地线，在印制板上把没被用上的地方

  线mm.这样尽可能的接近90 ohm的差分阻抗。高速的USB为了获得理想的信号质量建议高速USB的差分信号

  一直缺乏权威的技术方法、公式，经验比较丰富CAD工程师依靠个人经验能作出较准确的判断。但是对于CAD新手，不可谓遇上一道难题。对于大电流

  通过某一区域时，由于该区域布线空间存在限制，不得不使用更细的线条，通过这一区域后，线条再恢复原来的

  变化会引起阻抗变化，因此发生反射，对信号产生一定的影响。那么啥状况下可忽略这一影响，又在啥状况下我们一定要考虑它的影响？

  通过某一区域时，由于该区域布线空间存在限制，不得不使用更细的线条，通过这一区域后，线条再恢复原来的

  通过某一区域时，由于该区域布线空间存在限制，不得不使用更细的线条，通过这一区域后，线条再恢复原来的

  通过某一区域时，由于该区域布线空间存在限制，不得不使用更细的线条，通过这一区域后，线条再恢复原来的

  通过某一区域时，由于该区域布线空间存在限制，不得不使用更细的线条，通过这一区域后，线条再恢复原来的

  与电流的关系，仅供参考。实际上我们的设计还需保留更多的余量，因为要考虑PCB生产的不稳定因素。当然，如果你不用考虑温升或温升要求不高时可以不管这些。

  线带来的电容效应是极其微小的。& r4 Q# V# i+ ~+ v由于直角

  在布局时遇到个问题希望各位大神帮忙解答一下： 要求差分阻抗为100R，通过polor

  线mill都可达到一定的要求（阻抗值也差不多），那么对于a.和b我该怎么样选择呢？

  的铜箔的载流量见下表: 铜皮厚度35um铜皮厚度50um铜皮厚度70um 铜皮t=10铜皮t=10铜皮t=10 电流A

  ，右击—find similar object,在net栏vcc后面选上same，修改width值为18mil，apply，ok。结果没反应！咋回事啊？？？

  的铜箔载流量见下表：铜皮厚度35um铜皮厚度50um铜皮厚度70um铜皮t=10铜皮t=10铜皮t=10电流(A)

  增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们大家可以根据传输

  用到0.8W/8欧的speaker，请问怎么样确定从Codec到Speaker

  是怎么设置的，我在画一款stm32的板子（可以算得上是一块小的学习板吧），

  电源线mil的（主要是布线有点困难，所以没有全部都设置成30mil）。不知道这样的

  特定走线布局特征以及如何或何时将它们纳入您的 PCB 设计的应用。 什么是走

  创意小发明：DIY小型激光雕刻机-超牛的电子制作 （工作原理，制作的步骤，需要注意的几点，上位机，C源代码等）